高周波でのシミュレーション (12.06.09)
PSpiceで高周波シミュレーションは、経験則で100MHzくらいまである程度信頼ができる結果が出る様に思います。もちろんそれ以上もいろいろ工夫次第ですが、マイクロストリップラインの概念が必要になると難しいです。
では100MHz以下なら何も考えずにうまくシミュレーションできるか？というと、100MHz以下であったとしても、少し油断すると実測と大きくずれてしまったりします。
ここではそれを考えます。
1.抵抗のはなし
OrCAD/PSpiceに、LCを加味した抵抗のモデルが付いていません。ですが、やってみると案外LC成分がおおいものです。
○Lは、リード線はLと考えられます。太さが太い方が小さくなりますが、通常の配線で使うφ0.5mmでも1μH/m以上、太い線（30芯線など）でも0.8μH/m以上あります。抵抗の足は数mm大抵伸ばしてしまいますから、片足2.5mmずつ、両方で二倍の5mmとして5nHくらいの計算になります。
○ニッコームの1/2のプレート抵抗の端子間容量は2.65pF（値によらず）という測定結果が手元にあります。案外、大きいですね？びっくりでしょ。アンプのRfに5pFパラったら特性がフラットになった、ということは実は5pFじゃなくて5+2.65=7.65pFだということになります。
また、某社のチップ抵抗は図1等価回路に於ける抵抗として、
図1：抵抗の高周波での等価回路
形状 Ls Cp 1608 1.1nH 50fF 2012 1.1nH 65fF 3216(ex.KOA RK73H2B) 1.67nH 65fF
表1という資料があります。
単位がnH（ナノヘンリー）とfF（フェムトファラッド）です。さすがチップ、なかなか高周波まで使えそう・・・・！？
では本当かどうか、理想抵抗と図1で表1の3216(KOA RK73H2B相当）の場合とで、アンプの帰還抵抗に使って比較してみましょう。
以下のサブサーキット、RZを作り使用しました。
.SUBCKT RZ 1 2
+ params: R=1k LS=1.67nH CP=65fF
L1 3 2 {LS}
C1 1 2 {CP}
R1 1 3 {R}
.ENDS
図2：シミュレーション回路
グラフ1：100kΩシミュレーション結果
グラフ２：10kΩシミュレーション結果
OPA656というかなりGB積の大きなオペアンプモデルを用いてみました。高周波までシミュレーションできるからです。10kΩと100kΩとの場合での同じ回路で比較を行ってみました。
理想R（グラフ1、2ともに載っている）の方は、20MHz付近に20dBちかいピークが生じています。これが元々の周波数特性です。発振しそうですね。
ところが、グラフ2の10kの3216モデルの場合6dB、グラフ1の100kの場合4dB程度にまで抑えられています。この比較の場合、ピークが抑えられている方が理想と異なっているということで、抵抗が大きい値の方がピークが抑えられ、理想と離れている、ということです。理想通りなら、ピークが大きく出なければなりません。帰還抵抗のCpと本来のRとの時定数の影響と思われます。
できるだけ小さい抵抗値の方が理想に近い値、ということですね。高周波のオペアンプでは、高抵抗は使えない（あえて積極的に使う手もあるかも知れないが）ということ、一般的にはよく言われていますが、シミュレーションでよく確認できました。
抵抗は、できたらLCR等価モデルを使って普段からシミュレーションした方が良いと思います。ただ、スパイラルカットの抵抗などは値によってC,Lが大きく変化するので、モデルづくりが大変なようです。プレート抵抗とかチップ抵抗はあまりC,Lの値が変化しないようです。
それで、PSpice15用のシンボルライブラリを作ってみました。こちらです。16でも読み込めるはずですが、サブサーキットなので、お試し版シミュレーションではノード数に限界がすぐ来ますのでご注意。
2.コンデンサ、インダクタのはなし
昨今、コンデンサメーカーもコンデンサやインダクタについて、シミュレーションモデルをWeb上にアップしています。
○太陽誘電
代表的なチップインダクタについて、こちらで公表しています。○村田製作所
代表的なチップセラミックコンデンサについて、こちらで公表してます。中身は10ノードくらいあるサブサーキットなので、お試し版のPSpiceではちょっときついかも知れません。これを使う場合にはLT SPICEやTINAなどがよいかと。○ローム
タンタルコンデンサについて、周波数特性をこちらで公表されています。これはモデルでは無いので、自分でグラフを見て作れ（笑）、と言うことらしいですね。○ニッケミ
導電性高分子アルミ電解コンデンサについて、こちらで会社名登録して、SPiceモデルを提供してもらえるようです。○ＴＤＫ
村田と同様、代表的なセラミックコンデンサについて、こちらでモデルを提供しています。ほか、探せばまだあるかも知れません。（リンク先は2012.06.09時点）
3.リード線のはなし
1.で書いたように、おおよそ通常のリード線は1μＨ/m前後らしいです。
つまり、1nH/mmと考えて、配線長で各所にＬを入れてシミュレーションするのも一案です。これについてはまだ詰めていません。浮遊容量も考慮に入れる必要がありますが、こちらは実測と比較しないと、形状はちょっとした位置関係でいくらでも変わってきてしまいます。これが難しいところです。
上にも書きましたし、このサイトのどこかに書いたと思いますが、PSpiceである程度信頼できるシミュレーションができるのは大体100MHz以下です。それ以上になると、配線長や配線パターンの形状、プリント基板の材質などのデータまで入れてシミュレーションしないと、きちんと求まりません。
