ADC24192 192ks24bitA/Dコンバータの設計・製作

差動入力バッファ

  (08.8.30~)


 差動入力のバッファが必要である。前のADCでは、通常アンプ2台とトランスコンダクタンス・アンプ1台の計3台のアンプを使用して、比較的シンプルな差動バッファをつくった。

 しかし、これでも部品点数が多い。もっと減らしてシンプルにしたい。

 今回は、ソースに電流帰還を掛けたアンプで差動を実現し、出力は単なる定電流負荷のエミッタフォロワとした。対GNDでは対称動作しなくなり若干の”複数の種類の”高調波ひずみが発生することとなるが、ADCの入力が差動であり、ADCのチップ内部で差動を合成するところまで考えるて”完全対称動作”(笑)となることを期待したものである。

 また、これは2次アクティブLPF(バタワース)も兼ねており、極めて多機能である。回路図中のフィルタ定数のC2はADC基板側に持たせている。foは約50kHzである。

 出力振幅が2.5VDCを中心に振れるように保つための回路を追加している(DC LEVEL FIXER)。これにより、アクティブに中心電圧を固定する。同時に、CMRRの向上も期待できる。この回路のフィードバックループのオープンループ・ゲインを上げるのに、差動のソース間に小さい抵抗を入れている。2SK146は、図中はランクが書いていないがBL以上のランクに限る。そうしないとオープンループ・ゲインが足りない。C7を付ければ、この回路は低周波のみで働いて、金田氏のAOCのごとく音声帯域へのこの回路の影響は少なくできる反面、CMRRの向上は期待できなくなる。

 中心電圧の固定はMAX6325を用いる。

adc buffer

ADC BUFFER

 方形波応答特性も良好で、安定して使用できる。